华虹宏力“降低栅源电容的方法”专利公布

上海华虹宏力半导体制造有限公司近日获得一项名为“降低栅源电容的方法”的专利授权，申请公布日为2025年12月10日，公布号为cn119108271a。

该专利技术提出一种降低栅源电容的新方法。其核心在于：在衬底上先外延生长外延层，然后在其顶部刻蚀出栅沟槽。在沟槽底部形成第一栅极介电层和第一多晶硅栅极，并在其上再形成隔离层。之后，在剩余沟槽侧壁和外延层上形成第二栅极介电层，并填充剩余沟槽形成第二多晶硅栅极。随后，对第二多晶硅栅极进行研磨，直至露出第二栅极介电层，再通过回刻蚀工艺，在栅沟槽处形成深度为1000至2000埃的凹槽。最后，系统会判断栅沟槽顶端台阶上第二栅极介电层的厚度是否低于目标值，如果低于目标值，则会在外延层和凹槽上形成刻蚀保护层。晶圆级测试结果显示，该工艺的输入电容值比现有技术降低约10%。

以上就是华虹宏力“降低栅源电容的方法”专利公布的详细内容，更多请关注视野AI【www.syai.cn】。